Körömnyi területen százmilliárd tranzisztor – Ezért fogott össze az IBM és a Siemens

A félvezetőipar történetének egyik legjelentősebb technológiai ugrása előtt nyithat utat az a kutatási program, amely a chipek fizikai korlátait a harmadik dimenzió kihasználásával győzné le. Az informatikai szektor két meghatározó szereplője, az IBM és a Siemens a gyártási folyamatok szimulációjával és a tervezőszoftverek optimalizálásával tenné lehetővé, hogy a jövő eszközei minden eddiginél nagyobb teljesítményt nyújtsanak – drasztikusan alacsonyabb energiafogyasztás mellett.

A két vállalat bejelentette, hogy közös kutatási programot indítanak a Nanostack névre keresztelt tranzisztor-architektúra fejlesztésére. Az együttműködés célja, hogy az IBM által az év elején bemutatott technológiát felkészítsék a nagyüzemi gyártásra. A partnerség során az IBM félvezető-innovációs tapasztalatait ötvözik a Siemens elektronikai tervezőautomatizálási, folyamatszimulációs és litográfiai szoftveres szaktudásával. Ez a közös munka lehetővé teszi a Nanostack jövőbeli generációihoz szükséges tervezési és gyártási képességek felgyorsítását. Ez az iparág első ismert háromdimenziós, nanolap-alapú kialakítása, amely alapjaiban változtatja meg a chipek felépítését.

A technológia lényege, hogy a tranzisztorokat függőlegesen egymásra pakolják és eltolják, amivel radikálisan növelhető az adatsűrűség: egyetlen körömnyi területen közel 100 milliárd tranzisztort tudnak elhelyezni.

A kialakítás különlegessége, hogy az egyes rétegeken belül eltérő anyagkombinációkat alkalmazhatnak, ami lehetővé teszi, hogy minden egyes tranzisztor teljesítményét és energiahatékonyságát a többitől függetlenül, egyedileg optimalizálják.

Az IBM az év elején már igazolta az architektúra életképességét, a mostani fázisban viszont a technológia sorozatgyártásához szükséges alapok megteremtése a cél.

A fejlesztés során kiemelt szerepet kapnak a fejlett virtuális modellek, amelyekkel a mérnökök még a chipek tényleges legyártása előtt szimulálhatják a várható teljesítményt. Ez a megközelítés segít a tervezési hibák korai kiszűrésében és a gyártási kihívások kezelésében, ami elengedhetetlen a 0,7 nanométeres szinten túli, jövőbeli generációk megalkotásához. Az együttműködés kiterjed a litográfiai eljárások finomhangolására is, ami a chipek mintázatának precíz kialakításáért felel.

Gábor János, NEW technology